PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-022473

(43) Date of publication of application: 23.01.1998

(51)Int.CI.

H01L 27/108 H01L 21/8242

H01L 21/306

H01L 27/04

H01L 21/822 // H01L 21/316

(21)Application number: 08-174950

(71)Applicant: NEC CORP

(22)Date of filing:


04.07,1996

(72)Inventor: HIROTA TOSHIYUKI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE (57)Abstract:

PROBLEM TO BE SOLVED: To eliminate the need to use a silicon nitride layer as a layer insulation film etching-preventive layer by setting a second silicon oxide film for forming the shape of information memory electrodes to a lower density than that of a first silicon oxide film and selectively removing the second film after forming the electrodes.

SOLUTION: Information memory electrodes are composed of lower electrodes 12 electrically connected to a capacitor diffused layer 4 and side electrodes 15 electrically connected to these electrodes 15. A silicon oxide film 14 for forming the memory electrodes 12, 15 has a density lower than that of a silicon oxide film to be a layer insulation film etching-preventive layer 9 below the electrodes 12, 15. After forming the electrodes 12, 15, the oxide film 14 used for this forming is selectively removed. This eliminates the need of the conventionally used silicon nitride film as the etching-preventive layer 9, thereby preventing the crack and deterioration of the



LEGAL STATUS

[Date of request for examination]

element isolating characteristics.

04.07.1996

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2930016

[Date of registration]

21.05.1999

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-22473

(43)公開日 平成10年(1998) 1月23日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FI						技術表示箇所
H01L	27/108 21/8242			H 0	1 L 2	27/10		6 2	2 1 A	
					2	1/316			X	
	21/306								G	
	27/04				2	1/306			D	
	21/822				2	27/04		(
			審査請求	え 有	請求項	頁の数 6	OL	全	9 頁)	最終頁に続く
(21)出願番号	클	特願平8-174950		(71)	出願人	000004	237			
						日本電	気株式	会社		
(22)出願日		平成8年(1996)7月	東京都港区芝五丁目7番1号							
			(72)発明者 ▲廣▼田 俊幸							
						東京都式会社	『港区芝五丁目7番1号 日本電気株 比内			
				(74)	代理人	弁理士	本京	直核	(外	2名)
				İ						
			•							
			•							

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】半導体記憶装置のスタック型のキャパシタ形成 工程において、電極形状加工に用いるシリコン酸化膜を 簡便な方法で選択的に除去する。

【解決手段】半導体記憶装置の情報蓄積電極と対向電極と容量絶縁膜とで構成されるスタック型のキャパシタ形成工程において、情報蓄積電極の形状加工に用いるシリコン酸化膜の密度を、情報蓄積電極下に設けた層間絶縁膜エッチング防止層であるシリコン酸化膜の密度よりも低くなるように設定し、情報蓄積電極の形状加工後、層間絶縁膜エッチング防止層で層間絶縁膜のエッチングを防止しながら、上記形状加工に用いたシリコン酸化膜を選択的にエッチング除去する。



٠,

20

【特許請求の範囲】

【請求項1】 半導体記憶装置の情報蓄積電極と対向電極と容量絶縁膜とで構成されるスタック型のキャパシタ形成工程において、前記情報蓄積電極の形状加工に用いるシリコン酸化膜の密度を、前記情報蓄積電極下に設けた層間絶縁膜エッチング防止層であるシリコン酸化膜の密度よりも低くなるように設定し、前記情報蓄積電極の形状加工後、前記形状加工に用いたシリコン酸化膜を選択的に除去することを特徴とする半導体装置の製造方法。

1

【請求項2】 前記情報蓄積電極の形状がシリンダ構造 またはフィン構造に加工されることを特徴とする請求項 1記載の半導体装置の製造方法。

【請求項3】 前記層間絶縁膜エッチング防止層であるシリコン酸化膜の密度が2.20g/cm³ 以上になるように設定することを特徴とする請求項1または請求項2記載の半導体装置の製造方法。

【請求項4】 前記層間絶縁膜エッチング防止層は、熱 CVD法で堆積しその後700℃以上の温度で処理を施 したシリコン酸化膜であることを特徴とする請求項1、 請求項2または請求項3記載の半導体装置の製造方法。

【請求項5】 前記情報蓄積電極の形状加工に用いるシリコン酸化膜が、ゾル・ゲル法により形成したSOG膜であることを特徴とする請求項1、請求項2または請求項3記載の半導体装置の製造方法。

【請求項6】 前記スタック型のキャパシタ形成工程に おいて前記情報蓄積電極の形状加工を施した後、前記層 間絶縁膜エッチング防止層で層間絶縁膜のエッチングを 防止しながら前記形状加工に用いたシリコン酸化膜をフ ッ酸水溶液中で選択的にエッチング除去することを特徴 30 とする請求項1、請求項2、請求項3、請求項4または 請求項5記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の製造方法に関し、特に半導体記憶装置のキャパシタ電極の形成方法に関する。

[0002]

【従来の技術】半導体記憶装置の中で記憶情報の任意な 入出力が可能なものにDRAMがある。ここで、このD 40 RAMのメモリセルは、1個のトランスファトランジス タと、1個のキャパシタとからなるものが構造的に簡単 であり、半導体記憶装置の高集積化に最も適するものと して広く用いられている。

【0003】このようなメモリセルのキャパシタでは、 半導体デバイスの更なる高集積化に伴い、3次元構造の ものが開発され使用されてきている。このキャパシタの 3次元化は次のような理由による。半導体素子の微細化 及び高密度化に伴いキャパシタの占有面積の縮小化が必 須となっている。しかし、DRAMの安定動作及び信頼 50

性確保のためには、一定以上の容量値は必要とされる。 そこで、キャパシタの電極を平面構造から3次元構造に 変えて、縮小した占有面積の中でキャパシタ電極の表面 積を拡大することが必要となる。

【0004】このDRAMのメモリセルの3次元構造のキャパシタにはスタック構造のものとトレンチ構造のものとがある。これらの構造にはそれぞれ一長一短があるが、スタック構造のものはアルファー線の入射あるいは回路等からのノイズに対する耐性が高く、比較的に容量10値の小さい場合でも安定動作する。このために、半導体素子の設計基準が0.15μm程度となる1ギガビットDRAMにおいても、スタック構造のキャパシタは有効であると考えられている。

【0005】このスタック構造のキャパシタ(以下、ス タック型のキャパシタと呼称する)としてフィン型ある いはシリンダ型のものが提案されている。例えば、イン ターナショナル エレクトロン デバイス ミーティン グ (INTERNATIONAL ELECTRON DEVICES MEETING) 1988年593~ 595頁の3ディメンジョナル スタックトキャパシタ セル フォー 16メガ アンド 64メガ DRA Ms (3-DIMENSIONAL STACKED CAPASITOR CELL FOR 16M AN D 64M DRAMS) と題する論文や、特開平1-270344号公報において、キャパシタ電極をフィン 構造にすることでキャパシタの情報蓄積電極の表面積を 増加させることが提案されている。また、特開平3-2 32271号公報や特開平6-29463号公報には、 キャパシタの情報蓄積電極をシリンダ構造に形成して表 面積を増加させようとする提案がなされている。

【0006】これらフィン型やシリンダ型等の立体構造のキャパシタ電極を形成する主要の工程に共通するのは、シリコン酸化膜(スペーサ絶縁膜)と情報蓄積電極となる材料膜とを積層しこれらの膜をドライエッチングした後、このキャパシタの情報蓄積電極の形状加工用に用いたシリコン酸化膜(スペーサ絶縁膜)がフッ酸水溶液の化学薬液を用いたエッチングで除去され形成されることである。

【0007】そして、キャパシタ電極の下層の層間絶縁膜がエッチングされないように、シリコン酸化膜(スペーサ絶縁膜)とエッチングの選択比がとれる材料で、層間絶縁膜とキャパシタ電極特に情報蓄積電極との間に層間絶縁膜エッチング防止層(ストッパ膜)を設ける必要がある。現在、このストッパ膜には、フッ酸水溶液によるエッチレートが、シリコン酸化膜の1/100程度であるシリコン窒化膜が広く用いられている。

【0008】以下、図面を参照して従来のキャパシタ電極の形成方法について説明する。ここで、図13および図14はシリンダ型の電極の工程要部の断面図である。

【0009】図13に模式的に示すように、シリコン基

板31の表面に素子分離絶縁膜であるフィールド酸化膜 32を形成する。そして、メモリセルのトランスファト ランジスタのゲート電極33、ソース・ドレイン領域と なる容量用拡散層34とビット線用拡散層35を形成す る。また、ワード線33'をフィールド酸化膜32上に 形成する。次に、このゲート電極33およびワード線3 3'を被覆する層間絶縁膜36をシリコン酸化膜等で形 成し、ビット線コンタクトプラグ37を前述のビット線 用拡散層35上に形成する。そして、このビット線コン タクトプラグ37に電気接続するビット線38を配設 し、さらに、このビット線38を被覆する層間絶縁膜3 6を堆積させる。

【0010】次に、層間絶縁膜36上に積層するストッ パ膜39を形成する。ここで、このストッパ膜38はシ リコン窒化膜で構成される。

【0011】次に、前述の容量用拡散層34上にコンタ クト孔を開口し、キャパシタの情報蓄積電極となる下部 電極40と側部電極41および情報蓄積電極の形状加工 用のスペーサ絶縁膜42からなる、図13に示すような 構造体を形成する。

【0012】次に、フッ酸水溶液によってスペーサ絶縁 膜42を選択的にエッチング除去して、図14に示すよ うに、キャパシタの情報蓄積電極を形成する。

【0013】このようにして、シリコン基板31表面の フィールド酸化膜32以外の活性領域に、トランスファ トランジスタのゲート電極33およびソース・ドレイン 領域となる容量用拡散層34、ビット線用拡散層35、 さらに、容量用拡散層34に電気接続して情報蓄積電極 である下部電極40と側部電極41、ビット線用拡散層 35にビット線コンタクトプラグ37を介して電気接続 30 するビット線38が形成される。ここで、下部電極40 は、層間絶縁膜36とストッパ膜39に形成されるコン タクト孔に埋設され、ストッパ膜39表面を被覆して形

【0014】また、フィン型のキャパシタ電極を形成す る場合も、先ず層間絶縁膜のエッチング防止層として、 シリコン窒化膜からなるストッパ膜上にキャパシタ電極 になるシリコン膜とキャパシタ電極形状加工用のシリコ ン酸化膜であるスペーサ絶縁膜を交互に積層するように 堆積し、これらの膜をドライエッチングでパターニング 40 し、その後、フッ酸水溶液によってスペーサ絶縁膜のみ を選択的にエッチング除去してキャパシタの情報蓄積電 極を形成する。

[0015]

【発明が解決しようとする課題】しかしながら、層間絶 緑膜エッチング防止層(ストッパ膜)に、シリコン窒化 膜を用いた場合、シリコン窒化膜の応力が大きいため に、層間絶縁膜、シリコン窒化膜に割れ(クラック)が しばしば発生し、半導体装置の製造工程において支障を きたす。さらに、シリコン窒化膜は、電気的なトラップ 50

密度の高い絶縁膜であるため、チャージアップを惹き起 こし半導体装置の動作にも悪影響を及ぼしてしまう。ま た、このシリコン窒化膜は水素ガスの透過阻止力が高 い。このため、半導体装置の動作の安定化に必須となる

水素ガスによるアニールが不十分になる。そして、半導 体装置の信頼性および歩留りの低下につながる。

【0016】このためにシリコン窒化膜を薄くする方法 も考えられるが、シリコン酸化膜との選択比が100倍 程度であるため、数10mm以上の膜厚が必要になって 10 しまい、前述した影響を低減する程の薄膜化は難しい。

【0017】また、情報蓄積電極の表面積を増加させる 方法として、半球状シリコングレイン(以下、HSGと 呼称する) からなる凹凸をシリンダ型、フィン型等の3 次元構造の情報蓄積電極表面に形成する方法が、特開平 5-67730号公報で提案されている。この場合に は、HSGの結晶核としてシリコン原子を情報蓄積電極 の表面に選択的に形成することが非常に有効になる。し かし、ストッパ膜がシリコン窒化膜であると、この選択 的なシリコン原子の核形成は困難になる。これは、情報 蓄積電極を形成するアモルファスシリコンとシリコン窒 20 化膜とでは、シリコン原子の堆積における選択性が非常 に悪いためである。

【0018】本発明の目的は、半導体装置の形成工程に おいて層間絶縁膜エッチング防止層にシリコン窒化膜を 用いずにフィン構造やシリンダ構造のスタック型のキャ パシタ電極を形成する方法を提供することにある。

[0019]

【課題を解決するための手段】このために本発明では、 半導体記憶装置の情報蓄積電極と対向電極と容量絶縁膜 とで構成されるスタック型のキャパシタ形成工程におい て、情報蓄積電極の形状加工に用いるシリコン酸化膜の 密度を、前記情報蓄積電極下に設けた層間絶縁膜エッチ ング防止層であるシリコン酸化膜の密度よりも低くなる ように設定し、情報蓄積電極の形状加工後、上記形状加 工に用いたシリコン酸化膜を選択的に除去する。

【0020】この情報蓄積電極の形状はシリンダ構造あ るいはフィン構造になるように加工される。

【0021】ここで、上記層間絶縁膜エッチング防止層 であるシリコン酸化膜の密度を2.20g/cm゚以上 になるように設定する。

【0022】そして、上記層間絶縁膜エッチング防止層 は、熱CVD法で堆積しその後700℃以上の温度で熱 処理を施したシリコン酸化膜である。

【0023】また、上記情報蓄積電極の形状加工に用い るシリコン酸化膜は、ゾル・ゲル法により形成したSO G膜である。

【0024】そして、本発明では、上記スタック型のキ ャパシタ形成工程において前記情報蓄積電極の形状加工 を施した後、前記層間絶縁膜エッチング防止層で層間絶 縁膜のエッチングを防止しながら前記形状加工に用いた

シリコン酸化膜をフッ酸水溶液中で選択的にエッチング 除去する。

[0025]

【発明の実施の形態】本発明によりDRAMのメモリセ ルをシリンダ構造のスタック型キャパシタで形成する場 合の第1の実施の形態について、以下に図面を参照して 説明する。図1乃至図6は、第1の実施の形態の工程要 所に於ける半導体装置の要部断面を模式的に示した図で

【0026】図1に示すように、先ず、LOCOS (L 10 ocal Oxidation of Silico n) 等、通常の素子分離方法によりシリコン基板1上に 非活性領域であるフィールド酸化膜2を形成し、それら により取り囲まれる素子活性領域を形成する。

【0027】次に、素子活性領域上にゲート酸化膜を介 したゲート電極3、容量用拡散層4、ビット線用拡散層 5等からなるMOSトランジスタを形成する。このMO Sトランジスタがメモリセルのトランスファトランジス タとなる。また、ワード線3'をフィールド酸化膜2上 に形成する。このワード線3′は、隣接メモリセルのト ランスファトランジスタのゲート電極につながる。そし て、このゲート電極3およびワード線3'を被覆するよ うに層間絶縁膜6を形成する。ここで、層間絶縁膜6と して公知の化学気相成長 (CVD) 法によるHTO (H igh Temperature Oxide) 膜とB PSG (ボロンガラスとリンガラスを含有するシリケー トガラス)膜とを順に成膜し、750~900℃でアニ ールを行い、リフローさせて平坦性を高める。

【0028】次に、前記MOSトランジスタのビット線 用拡散層 5 上にコンタクト孔を開口し、このコンタクト 30 孔にタングステン、窒化チタン、タングステンシリサイ ド等の導電体材を埋設しビット線コンタクトプラグ7を 形成する。そして、タングステン等の導電体膜を堆積し た後、既知の写真蝕刻工程によりパターニングして、ビ ット線8を形成する。

【0029】次に、ビット線8を被覆する層間絶縁膜6 としてシリコン酸化膜をCVD法により成膜し、化学的 機械研磨(CMP)法で平坦化する。

【0030】次に、層間絶縁膜エッチング防止層となる ストッパ膜9を層間絶縁膜6の表面に形成する。

【0031】ストッパ膜9は次のようにして形成する。 初めに、CVD法で膜厚が100nm程度のNSG(ノ ンドープト・シリケートガラス)膜を堆積させる。ここ で、成膜のための反応ガスはSiH4とO2とを含むガ スである。また、成膜温度は、400~500℃であ る。次に、このNSG膜に700~950℃での熱処理 を施す。この熱処理によりNSG膜の密度は大幅に向上 する。このようにして得られるストッパ膜の密度は2. 20~2.26g/cm³となる。このストッパ膜の 0.5重量%フッ酸水溶液中25℃でのエッチング速度 50

は10nm/min程度である。このように、シリコン 酸化膜でその密度が2.20g/cm3以上になると、 フッ酸水溶液でのエッチング速度は大幅に減少するよう になり、層間絶縁膜エッチング防止層として有効に働く ようになる。

【0032】また、CVD法で堆積するシリコン酸化膜 では、成膜後の熱処理を温度700℃以上で行なうと、 そのシリコン酸化膜の密度は2.20g/cm3以上に なり、上記理由から層間絶縁膜エッチング防止層として 有効に働くようになる。

【0033】あるいは、ストッパ膜9は次のようにして 形成する。反応ガスとしてSiH4とN2 Oを含むガス を用い、堆積温度を750~850℃にしてCVD法で 堆積する。この場合は、堆積したNSG膜の熱処理は不 要である。

【0034】次に、前記MOSトランジスタの容量用拡 散層 4 上に既知の写真蝕刻工程を用いてコンタクト孔を 開口し、続いてホスフィン(PH3)とシラン(SiH a) 又はジシラン (S i 2 Ha) からなるガス系より既 知の減圧CVD法により、不純物としてリン(P)を 1. 5×10²⁰原子/cm³ の濃度で含むアモルファス 状の第1シリコン膜10を100~300 nmの膜厚に 成膜する。

【0035】次に、第1シリコン膜10上にスペーサ絶 縁膜11を形成する。このスペーサ絶縁膜11は低い密 度を有するシリコン酸化膜である。このような絶縁膜は ゾル・ゲル法を用いて形成できる。例えば、テトラメト キシシラン、テトラエトキシシラン、メチルトリアルコ キシシラン、メチルトリエトキシシランのようなアルコ キシシランの縮合体を、アルコール系、ケトン系、エス テル系等の有機溶剤に溶解し、塩酸、硫酸等の触媒の存 在下で水を加えて加水分解する。この加水分解で塗布液 が形成される。この塗布液をスピンナー等を用いて第1 シリコン膜10上に塗布し、350~400℃で焼成し SOG膜を形成する。このSOG膜がスペーサ絶縁膜と なる。このSOG膜の膜厚は500mm程度に設定され

【0036】このようにして得られるSOG膜は、密度 が1.75~2.15g/cm²と低い。また、この膜 40 中には多量の〇H基が残り、膜質は多孔質であり吸湿性 も高い。あるいは、このSOG膜中にはアルキル基も含 まれる。

【0037】このようなSOG膜の0.5重量%のフッ 酸水溶液による25℃でのエッチング速度は1000~ 1500 n m/m i n になる。すなわち、ストッパ膜の エッチング速度の100倍以上になる。

【0038】一般にスペーサ絶縁膜は密度の小さい方が エッチング速度が大きくなる。しかし、エッチング速度 が大きすぎると、ウェーハの洗浄工程、フォトレジスト の剥離工程等の工程でスペーサ絶縁膜がエッチングさ

れ、形成したパターンの欠損といった不都合が生じる。 このために、上記のフッ酸水溶液中でのエッチング速度 は1000nm程度に抑えておく必要がある。このエッ チング速度の調整は、スペーサ絶縁膜の密度を制御する ことで可能であり、密度の制御は塗布液の混合比あるい は塗布後の焼成温度等を変えることで可能となる。

【0039】次に、図2に示すように、公知のフォトリソグラフィ技術とドライエッチング技術で下部電極12とスペーサ13とを所定の形状に形成する。

【0040】次に、図3に示すように、ストッパ膜9、スペーサ13および下部電極12を被覆する第2シリコン膜14を堆積させる。ここで、この第2シリコン膜14は、第1シリコン膜10の成膜の方法と同様にして形成され、その膜厚は100nm程度に設定される。

【0041】次に、図4に示すように、異方性のドライエッチングにより第2シリコン膜14を、下部電極12とスペーサ13の側壁にサイドウォール状に残してエッチングする。このようにして側部電極15を形成し、スペーサ13の表面を露出させる。ここで、異方性のドライエッチングの反応ガスとして塩素(C12)、酸素(O2)と臭化水素(HBr)の混合ガスが用いられる。

【0042】次に、半導体基板を25℃、0.5重量%のフッ酸水溶液に1分間浸漬しスペーサ13をエッチング除去する。このようにして、図5に示すようにシリンダ型の情報蓄積電極を形成する。ここで、情報蓄積電極は容量用拡散層4に電気接続する下部電極12とこの下部電極12に電気接続する側部電極15とで構成される。

【0043】次に、下部電極12および側部電極15の30表面に存在する自然酸化膜を希弗酸溶液で除去し、自然酸化膜の再成長を抑止する為にアンモニアガス雰囲気中、900℃程度の温度で急速熱窒化を行なった後、図6に示すように、公知の減圧CVD法によりシリコン窒化膜を5nm程度の膜厚に成膜し、さらに800℃の水蒸気雰囲気で熱酸化を行ない、SiO2/Si3N4構造の容量絶縁膜16を形成する。

【0044】続いて、上部電極17として膜厚150nmのポリシリコン膜を成膜し、その後、温度が800℃程度の公知の熱拡散でリン不純物を上部電極17に導入40する。この時に下部電極12と側部電極15は多結晶化する。

【0045】このようにして、シリコン基板1表面のフィールド酸化膜2以外の活性領域に、メモリセルを構成するトランスファトランジスタのゲート電極3およびソース・ドレイン領域となる容量用拡散層4、ビット線用拡散層5、さらに、容量用拡散層4に電気接続し情報蓄積電極となる下部電極12と側部電極15、ビット線用拡散層5にビット線コンタクトプラグ7を介して電気接続するビット線8が形成される。ここで、下部電極1250

は、層間絶縁膜6およびストッパ膜9に形成されるコンタクト孔に埋設され、ストッパ膜9の表面を被覆して形

成される。そして、情報蓄積電極の対向電極である上部電極17と容量絶縁膜16と共にシリンダ構造のスタック型のキャパシタを構成する。

ノ型のキャハンタを構成する。 【0046】なお、本実施のH

【0046】なお、本実施の形態では、下部電極12と 側部電極16に含まれる不純物をこれらの成膜と同時に ドープしているが、ノンドープのシリコン膜で情報蓄積 電極を形成後に、リン不純物を熱拡散し、情報蓄積電極 10に不純物を導入するようにしてもよい。

【0047】また、本実施の形態では、上部電極17を
ノンドープのポリシリコン膜を堆積した後、リンを熱拡
散させているが、前述の情報蓄積電極の形成方法と同様
にして、成膜と同時にリン不純物をドープしてもよい。
【0048】また、本実施の形態では、層間絶縁膜6と
ストッパ膜9を形成した後にコンタクト孔を開口し、第
1シリコン膜10を形成しているが、ストッパ膜9の上
にスペーサ絶縁膜を形成してからコンタクト孔を開口し、次に第1シリコン膜10を形成し下部電極とすれ
ば、前述の化学薬液によるスペーサ絶縁膜の選択的エッチング後、スペーサ膜9と下部電極12との間にギャップが形成されるようになる。このようにすれば、下部電極12の下面も情報蓄積電極の表面として有効に活用できるようになる。

【0049】このようにして、ストッパ膜としてシリコン窒化膜を用いないで、シリンダ構造の情報蓄積電極形成のためのスペーサのエッチング速度をストッパ膜のエッチング速度の100倍程度にすることで、良好なDRAMのキャパシタが得られるようになる。

【0050】また、図7に示すように、容量用拡散層4に接続する下部電極12と側部電極15の表面にHSGを選択的に形成できる。

【0051】例えば、下部電極12と側部電極15の表面の自然酸化膜を除去した後、酸素および水の分圧が10 8 Torr以下となる条件で温度550 6 600 8 C、圧力0.1 6 1mTorrで 8 1H $_6$ 1 または 8 12H $_6$ 2 を含むガスを用いて、下部電極12および側部電極15の表面にのみ結晶核を選択的に形成する。その後、同一の温度でアニールを施すと、アモルファスシリコンである下部電極12と側部電極15の表面のシリコン原子が表面マイグレーションを起こし、結晶核を中心にHSGが選択的に成長する。

【0052】これに対し、従来の技術でシリコン窒化膜をストッパ膜にする場合には、上記の結晶核の形成でシリコン窒化膜上にもシリコン原子が堆積する。このために、層間絶縁膜表面の絶縁性が損なわれ、情報蓄積電極間が導通するようになる。本発明では、このような問題は完全に解決される。

【0053】次に、本発明の第2の実施の形態を図8乃 至図12に基づいて説明する。本実施の形態をフィン構

20

造のスタック型のキャパシタの形成に適用する場合であ る。ここで、図8乃至図12は製造工程の要所に於ける 半導体装置の要部断面を模式的に示した図である。

【0054】第2の実施の形態の工程は、図8に示すス トッパ膜9の形成工程までは、第1の実施の形態と同様 である。すなわち、図8に示すように、先ず、シリコン 基板 1 上に非活性領域であるフィールド酸化膜 2 を形成 し、それらにより取り囲まれる素子活性領域を形成す る。

【0055】次に、素子活性領域上にゲート電極3、容 10 量用拡散層4、ビット線用拡散層5等からなるMOSト ランジスタを形成する。このMOSトランジスタがメモ リセルのトランスファトランジスタとなる。また、ワー ド線3'をフィールド酸化膜2上に形成する。このワー ド線3'は、隣接メモリセルのトランスファトランジス タのゲート電極につながる。そして、このゲート電極3 およびワード線3'を被覆するように層間絶縁膜6を形 成する。ここで、層間絶縁膜6として公知のCVD法に よるシリコン酸化膜を成膜する。そして、СМР法で平 坦化する。

【0056】次に、前述のMOSトランジスタのビット 線用拡散層 5 上にコンタクト孔を開口し、このコンタク ト孔にタングステン、窒化チタン、タングステンシリサ イド等の導電体材を埋設しビット線コンタクトプラグ7 を形成する。そして、タングステン等の導電体膜を堆積 した後、ドライエッチングでパターニングして、ビット 線8を形成する。

【0057】次に、このビット線8を被覆する層間絶縁 膜6としてシリコン酸化膜をCVD法により成膜し、こ のシリコン酸化膜をСМР法で平坦化する。そして、こ 30 の層間絶縁膜6上に第1の実施の形態と同様にストッパ 膜9を形成する。

【0058】次に、スペーサ絶縁膜とシリコン膜とを交. 互に積層して堆積させる。そして、第1スペーサ絶縁膜 18、第1フィン用電極膜19、第2スペーサ絶縁膜2 0、第2フィン用電極膜21および第3スペーサ絶縁膜 22を形成する。ここで、これらのスペーサ絶縁膜は膜 厚が50nm程度のSOG膜であり、シリコン膜は第1 の実施の形態で説明したリン不純物を含有するアモルフ ァス状のシリコン膜であり、その膜厚は100程度に設 40 定される。

【0059】次に、容量用拡散層4上にドライエッチン グでコンタクト孔を開口し、図9に示すように、第3フ ィン用電極膜23を堆積させる。この第3フィン用電極 膜の形成方法は第1の実施の形態で説明したのと同様で ある。

【0060】次に、図10に示すようにドライエッチン グでこれらのスペーサ絶縁膜およびシリコン膜を所定の 形状に加工する。このようにして、第1スペーサ24、

10 極27、第3スペーサ28および第3フィン電極29を 形成する。

【0061】次に、半導体基板を25℃、0.5重量% のフッ酸水溶液に5秒間程度浸漬し各スペーサをエッチ ング除去する。このようにして、図11に示すようにフ ィン型の情報蓄積電極を形成する。ここで、情報蓄積電 極は容量用拡散層 4 に電気接続する第3フィン電極2 9、第1フィン電極25および第2フィン電極27とで 構成される。

【0062】ここで、ストッパ膜9表面のエッチング量 は1nm程度となり非常に微少となる。

【0063】次に、第1の実施の形態で説明したよう に、第1フィン電極25、第2フィン電極27および第 3フィン電極29の表面に存在する自然酸化膜を希弗酸 溶液で除去し、自然酸化膜の再成長を抑止するためにア ンモニアガス雰囲気中、900℃程度の温度で急速熱窒 化を行なった後、図12に示すように、公知の減圧CV D法によりシリコン窒化膜を7 n m程度の膜厚に成膜 し、さらに800℃の水蒸気雰囲気で熱酸化を行ない、 SiO2 / Si3 N4 構造の容量絶縁膜16を形成す る。この熱酸化の工程で、前述の第1フィン電極25、 第2フィン電極27および第3フィン電極29は多結晶

【0064】続いて、上部電極17として膜厚150n mのポリシリコン膜を成膜し、その後、公知の熱拡散で リン不純物を上部電極17に導入する。

【0065】このようにして、シリコン基板1表面のフ ィールド酸化膜2以外の活性領域に、メモリセルを構成 するトランスファトランジスタのゲート電極3およびソ ース・ドレイン領域となる容量用拡散層 4、ビット線用 拡散層5、さらに、容量用拡散層4に電気接続し情報蓄 積電極となる第1フィン電極25、第2フィン電極27 および第3フィン電極29、ビット線用拡散層5にビッ ト線コンタクトプラグ7を介して電気接続するビット線 8が形成される。ここで、第3フィン電極29は、層間 絶縁膜6とストッパ膜9に形成されるコンタクト孔に埋 設され、第1フィン電極25および第2フィン電極27 と共に容量用拡散層4に電気接続される。そして、情報 蓄積電極の対向電極である上部電極17、容量絶縁膜1 6と共にフィン構造のスタック型のキャパシタを構成す るようになる。

【0066】この第2の実施の形態でも、第1の実施の 形態で説明したものと同様の効果が得られる本実施の形 態では、3枚のフィンであるが3枚以上あるいは3枚以 下のフィン構造も同様に形成できる。また、この場合に は、フィン用電極膜を不純物を含有するポリシリコン膜 で形成してもよい。

【0067】以上の実施の形態では、シリンダ構造とフ ィン構造のスタック型のキャパシタの形成について説明 第1フィン電極25、第2スペーサ26、第2フィン電 50 したが、これ以外の構造のキャパシタも本発明のストッ

パ膜とスペーサ絶縁膜とを利用して形成できることにも 触れておく。

【0068】また、層間絶縁膜としてシリコン酸化膜を 用いる場合について説明したが、シリコン酸化膜に過剰 のシリコン原子を含有する絶縁膜でもよいことにも触れ ておく。

[0069]

【発明の効果】本発明の半導体装置の製造方法によれ ば、立体構造の情報蓄積電極を形成する際、層間絶縁膜 エッチング防止層として従来用いられていたシリコン窒 10 化膜を用いる必要がなくなり、シリコン窒化膜の使用に 伴うクラックの発生や、素子分離特性の劣化を防止で き、信頼性や、歩留りが向上するという効果がある。

【0070】また、本発明においてエッチング用の化学 薬液として用いられるフッ酸水溶液は、半導体装置の製 造工程ですでに広く一般的に使用されているものなの で、新規製造装置を新たに開発してラインへ導入する必 要がなく、最小限のコストで、実施できるという効果が ある。

【0071】さらに本発明の半導体装置の製造方法は、 エッチングの選択比が急激に劣化することがないので、 プロセスの再現性と安定性に優れるという効果もある。

【0072】また、本発明では、ストッパ膜にシリコン 酸化膜を用いており、HSG形成でシリコン原子の選択 的な結晶核形成が可能であるため、シリンダ型、フィン 型等の3次元構造の情報蓄積電極と、HSGによる電極 表面の面積拡大技術とを同時に用いることが可能にな

【0073】このようにして、本発明はDRAMの超高 集積化および高密度化をさらに促進するようになる。 【図面の簡単な説明】

【図1】本発明の第1の実施の形態を説明するための断 面図である。

【図2】本発明の第1の実施の形態を説明するための断 面図である。

【図3】本発明の第1の実施の形態を説明するための断 面図である。

【図4】本発明の第1の実施の形態を説明するための断 面図である。

【図5】本発明の第1の実施の形態を説明するための断 40 面図である。

【図6】本発明の第1の実施の形態を説明するための断 面図である。

【図7】上記第1の実施の形態の効果を説明するための

断面図である。

【図8】 本発明の第2の実施の形態を説明するための断 面図である。

12

【図9】 本発明の第2の実施の形態を説明するための断 面図である。

【図10】本発明の第2の実施の形態を説明するための 断面図である。

【図11】本発明の第2の実施の形態を説明するための 断面図である。

【図12】本発明の第2の実施の形態を説明するための 断面図である。

【図13】従来の技術を説明するための断面図である。

【図14】従来の技術を説明するための断面図である。 【符号の説明】

1. 31 シリコン基板

フィールド酸化膜 2, 32

3, 33 ゲート電極

3', 33' ワード線

4.34 容量用拡散層

20 5, 35 ビット線用拡散層

6, 36 層間絶縁膜

> ビット線コンタクトプラグ 7, 37

8,38 ビット線

9, 39 ストッパ膜

1 0 第1シリコン膜

スペーサ絶縁膜 1 1

12, 40 下部電極

スペーサ 13, 42 14 第2シリコン膜

側部電極 30 15, 41

容量絶縁膜 16

1 7 上部電極

第1スペーサ絶縁膜 18

第1フィン用電極膜 19

第2スペーサ絶縁膜 2 0

第2フィン用電極膜 2 1

2 2 第3スペーサ絶縁膜

2 3 第3フィン用電極膜

第1スペーサ 24


2 5 第1フィン電極

第2スペーサ 26


第2フィン電極 2 7

第3スペーサ 28


第3フィン電極 29




【図8】




【図10】




【図13】




【図9】



【図12】



【図14】



フロントページの続き